비메모리 시제품제작 지원을 위한 서비스 일정 확정

------------------------------------------------

= 반도체 설계업체 기술개발 활성화의 전기가 마련될 듯 =

산업자원부 반도체전기과 500-2514

□「반도체혁신협력사업(IC Innovation Partnership Program)」의 2001

년도 사업계획이 최근 확정되었다.

ㅇ 동 사업은 산업자원부가 비메모리산업 혁신을 위해 설계전문

업체의 시제품 제작을 지원하기 위해 마련한 프로그램으로,

ㅇ 삼성전자·하이닉스(구 현대전자)·아남반도체·동부전자 등

국내 파운드리업체를 통하여 정기적인 시제품제작 서비스를

제공하고 소요비용의 50% 내외를 지원함으로써 저렴한 비용

으로 적시에 제품을 개발할 수 있도록 하는 사업이다.

* 셔틀서비스(Shuttle Service) : 다수(4∼9개)의 시제품을 1회의 공정으로

동시 제작하는 서비스로, 비용절감과 생산효율의 극대화가 가능

□ 동 계획에 따르면 금년 사업예산은 20억원으로 책정되었으며,

0.5㎛, 0.35㎛, 0.25㎛ 등 주요 공정에 대하여 설계업체의 참가

신청을 받아, 기술적 성과와 시장성이 우수한 제품을 100여개

선별하여 생산을 지원하게 된다.

ㅇ 또한 연간 12회의 정기셔틀과 6회의 비정기 셔틀을 동시에

운영함으로써 설계업체가 시장여건에 따라 제품개발 일정을

다양하게 수립할 수 있도록 할 예정이다.

* 정기셔틀(01년 6∼9월, 11∼12월, 02년 1∼6월 매월 1회 제공), 비정기

셔틀(시장상황에 따라 수시제공)

ㅇ 산업자원부는 원활한 사업추진을 위해 한국반도체연구조합에

마련된 반도체혁신협력사업단(단장 고려대 반도체기술연구소장 김수원

교수)에 기술·투자·컨설팅 등 각 분야의 민간전문가 중심으로

운영위원회 및 기술위원회를 구성·운영해 나갈 예정이다.

□ 동 사업의 추진으로 설계업체는 칩제작 총비용의 15% 내외의

비용만 부담하고도 시제품 제작이 가능해져 최근의 IT 경기위축

에도 불구하고 경기상승기를 대비한 기술개발 투자를 활발히

해 나갈 것으로 예상된다.

ㅇ 그리고 파운드리업체와 업무약정을 체결하여 생산납기(TAT,

Turn Around Time)를 보장함으로써 설계업체가 안정적인 제품

개발 일정을 수립토록 하였다.

* TAT : 0.25㎛(12주), 0.35㎛(10주), 0.5㎛(9주)

□ 동 사업계획은 4월중 총괄관리기관과 정부와 협약이 체결되면

본격 추진될 예정이다.

□ 한편 산업자원부는 국내 반도체 설계업체들이 기업규모가 영세

하고 경기위축으로 자금조달에 애로를 겪고 있는 점을 감안하여,

동 사업을 통해 발굴된 우수과제에 대해서 벤처투자를 연계하고

집중 육성하는 방안도 적극 검토해 나가기로 하였다.

※ 문의처 : 한국반도체연구조합(반도체혁신협력사업단)

ㅇ 홈페이지 : www.cosar.or.kr, iipp.cosar.or.kr (추후개통)

ㅇ 전화 : 02-576-3472

ㅇ 담당자 : 김희원대리

<참고자료>   2001년 반도체혁신협력사업 사업계획(안)

1. 사업개요

ㅇ 사업기간 : 2001년 4월 ~ 2002년 6월 (15개월)

ㅇ 총괄관리기관 : 한국반도체연구조합(반도체혁신협력사업단)

ㅇ 협력기관 : 삼성전자, 하이닉스, 아남반도체, 동부전자

ㅇ 참여대상

- Foundry업체에서 지원하는 공정으로 설계가능한 제품

- 사업공고시 설계사양을 만족하는 제품

2. 2001년 사업목표

--------------------------------------------------

구  분             셔틀수  제작 Chip수

--------------------------------------------------

정기 Shuttle     0.5㎛  공정    2         8

0.35㎛ 공정    4        16

0.25㎛ 공정    5        32

소 계    12        60

--------------------------------------------------

비정기 Shuttle   0.5㎛  공정  시장수요에 따라

0.35㎛ 공정  탄력적으로 운용

0.25㎛ 공정

소 계     6        40

--------------------------------------------------

합  계           18       100

--------------------------------------------------

3. 지원공정

----------------------------------------------------------------------------

구 분            공정기술        Chip Size     Wafer  Layer    전압

Size

----------------------------------------------------------------------------

삼성전자  0.5㎛  CMOS  STD85     6,500×6,500    6"    1P3M    5V

0.35㎛ CMOS  STD90     7,500×7,500    8"    1P4M    3.3V

0.25㎛ CMOS  STD110    7,500×7,500    8"    1P5M    2.5V

하이닉스  0.5㎛ CMOS   Standard  8,000×8,000    8"    1P3M    5V (3.3V)

Mixed     8,000×8,000    8"    2P3M    5V (3.3V)

Signal

0.35㎛ CMOS  Standard  8,000×8,000    8"    1P4M    3.3V

Mixed     8,000×8,000    8"    2P4M    3.3V

Signal

0.25㎛ CMOS  Standard  8,000×8,000    8"    1P5M    2.5V

Mixed     8,000×8,000    8"    1(2)5M  2.5V

Signal

아남반도체 0.25㎛ CMOS  Standard  6,000×6,000    8"    1P5M    2.5V

동부전자   0.25㎛ CMOS  Standard  7,500×7,500    8"    1P5M    2.5V

----------------------------------------------------------------------------

o 정기 셔틀

- 총 12회 실시 : 삼성 4회, 하이닉스 4회, 아남 2회, 동부 2회

- 협력기관의 기본공정으로 실시 (Standard 공정)

o 비정기 셔틀

- 시장수요에 따라 탄력적으로 지원(Standard 공정  또는 Mixed Signal

공정)

4. 정기셔틀 일정(안)

----------------------------------------------------------------------------

업 체  6월  7월  8월  9월 10월  11월  12월  1월  2월  3월  4월  5월   6월

1차  2차  3차  4차   -    5차   6차  7차  8차  9차  10차 11차  12차

----------------------------------------------------------------------------

삼성전자          0.35㎛                0.5㎛          0.25㎛         0.35㎛

하이닉스0.35㎛ 0.5㎛   0.35㎛                0.25㎛

아남반도체                       0.25㎛                     0.25㎛

동부전자                                         0.25㎛          0.25㎛

----------------------------------------------------------------------------