



반도체 설계 대학(원)생 「내 칩(My Chip) 경진대회」 개최

- 반도체 설계 인재 양성의 요람 ‘내 칩(My Chip) 서비스’ 경진대회 개최
- 학생 스스로가 설계한 칩으로 경진대회 참가하여 성과공유
- 부총리 겸 과기정통부 장관 상장 등 총 12팀 시상

과학기술정보통신부(부총리 겸 과기정통부 장관 배경훈, 이하 ‘과기정통부’)는 11월 28일(금), 곤지암리조트에서 개최된 대한전자공학회 2025년 추계학술대회에서 전국 대학생·대학원생을 대상으로 한 「내 칩(My Chip) 경진대회」를 개최했다.

「내 칩(My Chip) 경진대회」는 반도체 전공 대학생들이 직접 설계한 회로를 국내 공공나노팹에서 실제 칩으로 제작하여 성능을 측정·분석·평가하는 실무 중심 반도체 인력 양성 프로그램인 ‘내 칩(My Chip) 제작 서비스’의 성과를 공유하기 위해 마련된 행사이다. 학생들이 설계-제작-측정-분석의 전 과정을 경험함으로써 실전형 반도체 설계 역량을 갖추도록 지원하는 것이 목적이다.

* 과기정통부가 '23년부터 진행, 한국전자통신연구원·서울대학교·대구경북과학기술원이 운영하는 공공나노팹에서 500nm 상보형 금속 산화막 반도체(CMOS) 반도체 칩을 제작하고 패키징까지 진행하여 학생들에게 제공

‘내 칩(My Chip) 제작 서비스’를 통해 학생들은 자신이 설계한 회로가 실제로 제작한 칩에서 어떻게 동작하는지 확인하고, 측정·분석 경험을 쌓을 수 있어, 반도체 산업 현장에서 요구하는 ‘즉시 실무 투입형 설계 인재’로 성장할 수 있을 것으로 기대된다. '23년부터 현재까지 전국 37개 대학에서 총 503명의 학생이 참여하였다.

동 사업을 통해 반도체 공공나노팹을 개방형 국가 기반 시설(기반)로 활용하는 모범사례를 만들고 있으며, 학생 1명을 ‘실전형 반도체 설계자’로 양성하는 데 필요한 시간과 비용을 획기적으로 절감하는 효과가 기대된다.

올해 처음으로 개최된 경진대회에는 19개 대학에서 42개 팀(107명)이 참가했으며, 디지털·아날로그·혼성신호 집적회로 등 다양한 분야에서 창의적이고 수준 높은 회로들이 출품되어 차세대 반도체 설계 인력의 잠재력을 보여주었다.

경진대회 심사는 대한전자공학회 소속 반도체 회로설계 전문가와 교수진이 참여하였으며, 설계의 창의성, 회로 설계 기술, 제작된 칩의 평가·분석 결과 등을 기준으로 평가가 이루어졌다. 대상 2개 팀에게는 부총리 겸 과학기술 정보통신부 장관 상장 및 상금이 수여되며, 한국연구재단 이사장상, 대한전자 공학회 회장상, 한국전자통신연구원 원장상, 서울대학교 총장상, 대구경북과학기술원 총장상 각 2점씩 우수상 10점이 시상됐다.

과기정통부 이강우 원천기술 과장은 “학생들이 직접 회로를 설계하고 제작한 칩을 손에 쥐어보는 경험은 어떤 이론 교육보다 강력한 학습 효과를 갖는다.”라며 정부는 ‘내 칩(My Chip) 제작 서비스’와 ‘내 칩(My Chip) 경진대회’를 통해 실전형 반도체 인재가 성장할 수 있도록 지속해서 지원하겠다.”라고 밝혔다.

한편, ‘내 칩(My Chip) 제작 서비스’는 모아 팹(moafab) 누리집(<https://www.moafab.kr>)을 통해 신청할 수 있으며, 2026년부터는 매년 12회의 칩 제작을 진행할 예정이다. 또한 참여 학생들은 해당 홈페이지 내 온라인 공동체(커뮤니티)를 통해 서로 정보를 공유하고 소통할 수 있다.

- 붙임. 1. 「내 칩(My Chip) 경진대회」 행사 개요
2. 「내 칩(My Chip) 경진대회」 수상자 명단

담당 부서	기초원천연구정책관 원천기술과	책임자	과장	이 강우 (044-202-4540)
		담당자	사무관	이상현 (044-202-4541)

내일을 만드는 과학기술
내일을 채우는 디지털·AI

대한민국
지능정보화



□ 개요

- (목적) ‘내 칩(My Chip) 제작 서비스’ 참여 학생 대상으로 회로설계, 칩 평가에 대한 성과 발표 및 기술 교류 자리 마련
- ※ 과학기술정보통신부 지원, 반도체설계검증인프라활성화사업의 『내 칩(My Chip) 제작 서비스』에서는 대학(원)생을 대상으로 CMOS 공정 기반의 반도체 칩을 제작하여 학생들이 설계한 반도체 칩을 직접 검증할 수 있도록 지원 중
- (공모 주제) 반도체설계검증인프라활성화사업의 ‘내 칩(My Chip) 제작 서비스’를 통하여 수행한 회로설계의 과정, 설계내용과 칩 평가 결과

□ 세부내용

- (주최/주관) 과기정통부, 한국연구재단 / 대한전자공학회, 한국전자통신연구원, 서울대학교, 대구경북과학기술원, 국가나노인프라협의체
- (일시/장소) '25.11.28.(금) 13:20~18:30 / 곤지암 리조트
- (대상) 반도체설계검증인프라활성화사업의 ‘내 칩(My Chip) 제작 서비스’에 참여한 팀(개인 또는 단체)
- (시상) 최종 12개 팀 시상(과기정통부 장관상 2점, 한국연구재단 이사장상 2점, 대한전자공학회 회장상 2점, 한국전자통신연구원 원장상 2점, 서울대학교 총장상 2점, 대구경북과학기술원 총장상 2점)

< 내칩(My Chip) 경진대회 세부 일정(안) >

시간		주요내용	비고
13:20~13:30	'10	인사말씀	과기정통부, 한국전자통신연구원
13:30~16:00	'150	참가자 성과 발표	구두발표, 12팀
16:00~16:10	'10	총평	대한전자공학회
16:10~17:40	'90	반도체 미래인재 육성 전략 공유 및 토론	
18:10~18:30	'20	결과발표(시상식) 및 기념촬영	

□ 수상자 명단

구분	내 칩(My Chip) 명	팀명 / 참가자
과기정통부 장관상	8.1 mW 6-bit 10-MS/s Asynchronous SAR ADC	Challenger / [제주대] 오상원, 황현기, 김다연
	12비트 CORDIC 기반 NCO	포테이토칩 / [경희대] 지하은
한국연구재단 이사장상	8-bit 500 kS/s SAR ADC	반숙란 / [카이스트] 박현빈, [경북대] 조우혁, [포항공대] 허인혜
	4k 개별 접근 차세대 메모리 수율 검증용 칩	Team ACE / [포항공대] 변진호, 김승건
대한전자 공학회 회장상	온칩 스파이킹 신경망 하드웨어	ACE(AI Chip Engineering) / [중앙대] 김수한, 김효섭, 성현우, 선혜민
	희소성 인지형 CNN 추론 시스템	My AI Chips / [경북대] 박승현
한국전자 통신연구원 원장상	Flash ADC	척척석사 / [제주대] 김범진
	32x16 SRAM	Perfect / [서울과기대] 장인권, 정우진, 이구현, 이시형
서울대학교 총장상	Path-Decoupled DLB LDO	ICSLab / [인천대] 천송이, 노연철, 김하남
	3T Single Poly e-Flash	APEX(Analog PIM E-flash eXplorers) / [서울과기대] 박도원, 윤동원, 전우석, 박울
대구경북 과학기술원 총장상	Pipelined 12-bit PACC	저전력모드 / [중앙대] 신은정, 최수빈, 유민지
	동기식 Buck Converter	마이벅(My Buck) / [고려대] 최민재

□ 행사 사진



(대상 발표사진) 오상원



(대상 수여) 오상원



(대상 발표사진) 지하은



(대상 수여) 지하은